由於消費性電子產品對於可攜式(Portability)及多功能(Multi-function)之需求，迫使微電子構裝發展朝小尺寸、高性能、及降低成本前進。晶圓級構裝(Wafer Level Package; 簡稱WLP)具備縮小構裝尺寸之優勢，剛好迎合行動電子產品之市場趨勢。

然而，傳統WLP構裝是將晶片的I/O點，經由散入(Fan-In)技術將凸塊以矩陣式( Area Array)排列於晶片面積內，簡稱為Fan-In WLP。然而，決定晶片是否可採用散入(Fan-In)技術構裝之前，必須同時評估元件尺寸、I/O接點數及間距等因素，進而確認晶片是否有足夠的空間容納所有的連接點。

前段IC晶片製造(Front-End IC Manufacturing)技術的快速進步，帶給傳統Fan-In WLP構裝極大的挑戰：(1)由於半導體微縮(Scaling)技術的進展，使得晶片尺寸持續縮小，後段WLP之大尺寸錫球，再也無法容納於晶片的面積之內。(2)晶片功能變強，I/O點數增加，Fan-In WLP構裝面臨更多困難。如果將I/O接點或錫球尺寸縮小，雖然可使I/O點與錫球製作於晶片的面積之內，但受限於終端PCB的組裝基礎與設計法則，目前仍未達到前段IC晶片製造之技術規格，而且如果將I/O接點或錫球尺寸縮小，又會帶來更多組裝成本。

所幸近幾年前業界已發展出散出型晶圓級構裝（Fan-Out WLP），可解決以上傳統WLP構裝之挑戰，如圖1為英飛凌於2006年SEMICON Europe所提出的Fan-out WLP技術。此技術是先將晶片作切割分離，然後將晶片鑲埋在面板內部。其步驟是先將晶片正面朝下黏於載具（Carrier）上，並且晶片間距要符合電路設計之節距（Pitch）規格，接者進行封膠（Molding）以形成面板（Panel）。後續將封膠面板與載具作分離，因為封膠面板為晶圓形狀，又稱重新建構晶圓（Reconstituted Wafer），可大量應用標準晶圓製程，在封膠面板上形成所需要的電路圖案。由於封膠面板的面積比晶片大，不僅可將I/O接點以散入（Fan-In）方式製作於晶圓面積內；也可以散出（Fan-Out）方式製作於塑膠模上，如此便可容納更多的I/O接點數目。圖2為Fan-In WLP與Fan-Out WLP之結構比較。

圖1. 英飛凌於2006年SEMICON Europe，提出的Fan-out WLP構裝技術。

圖2. Fan-In WLP與Fan-Out WLP的結構比較圖。

當半導體元件之導線連接密度（Interconnect Density）超越傳統Fan-In WLP構裝製程能力時，Fan-Out WLP則變成一種可行的技術。隨構裝尺寸微小化及IC元件之I/O數量急速增加，Fan-Out WLP逐漸受到重視。然而要大量應用Fan-Out WLP技術， 首先必須克服製造、良率（Yield）、可靠度（Reliability）及成本效益（Cost Effectiveness）等問題。本文將參考近來所發表之相關文獻，首先介紹Fan-Out WLP之基本製造流程，然後探討其所面對的各種挑戰，以及針對挑戰點提出目前業界所發展出新型完全鑄模（Fully Molding）Fan-Out WLP技術，以期能掌握先進Fan-Out WLP之技術發展狀態。

Fan-Out WLP重新建構晶圓製程

Fan-Out WLP重新建構晶圓（Reconstituted Wafer）的典型製程流程，如圖3所示，其詳細製程內容描述如下。

1. 首先準備具有膠帶的載具（Carrier）。
   
2. 將測試良好的晶片（Know Good Die; KGD）翻轉朝下，黏貼於載具（Carrier）上，在載具上晶片與晶片的距離，定義了Fan-Out的面積，並且可自由選擇晶片距離。載具上具有黏性的膠帶（Tape），用來固定晶片位置和保護晶片在灌膠鑄模（Molding）時不受到影響。
   
3. 使用鑄膜技術將放置在載具上的晶片，經由鑄模化合物（Molding Compound）填充來形成晶圓形態。
   
4. 將重新建構之晶圓與載具分離，此載具可重複使用。
   
5. 移除膠帶。圖4為一個人工重新建構晶圓的照片。目前業界已發轉出許多種Fan-Out WLP，例如：嵌入式晶圓級球狀陣列（eWLP）技術，以及重新分佈式晶片構裝技術。

圖3. Fan-Out WLP重新建構晶圓的典型製程。

圖4. 重新建構晶圓（Reconstituted Wafer）照片。

Fan-Out WLP所面臨的挑戰

雖然Fan-Out WLP可滿足更多I/O數量之需求。然而，如果要大量應用Fan-Out WLP技術，首先必須克服以下之各種挑戰問題（圖5）：

1. 焊接點的熱機械行為: 因Fan-Out WLP的結構與BGA構裝相似，所以Fan-Out WLP焊接點的熱機械行為與BGA構裝相同，Fan-Out WLP中焊球的關鍵位置在矽晶片面積的下方，其最大熱膨脹係數不匹配點會發生在矽晶片與PCB之間。
   
2. 晶片位置之精確度: 在重新建構晶圓時，必須要維持晶片從持取及放置（Pick and Place）於載具上的位置不發生偏移，甚至在鑄模作業時，也不可發生偏移。因為介電層（Dielectric Film）開口，導線重新分佈層（Redistribution Layer; RDL）與焊錫開口（Solder Opening）製作，皆使用黃光微影技術，光罩對準晶圓及曝光都是一次性，所以對於晶片位置之精確度要求非常高。
   
3. 晶圓的翹曲行為: 人工重新建構晶圓的翹曲(Warpage)行為，也是一項重大挑戰，因為重新建構晶圓含有塑膠、矽及金屬材料，其矽與膠體之比例在X、Y、Z三方向不同，鑄模在加熱及冷卻時之熱漲冷縮會影響晶圓的翹曲行為。
   
4. 膠體的剝落現象: 在常壓時被膠體及其他聚合物所吸收的水份，在經過220~260℃迴焊（Reflow）時，水份會瞬間氣化，進而產生高的內部蒸氣壓，如果膠體組成不良，則易有膠體剝落之現象產生。  

圖5. Fan-Out WLP所面臨的挑戰。  

完全鑄模（Fully Molding）Fan-Out WLP技術

由於傳統Fan-Out WLP是在含有晶片（Chip）及鑄模(Molding)的表面進行佈線（Routing），如圖6所示，在晶片朝下作灌膠鑄模時，可能會有膠液滲透（Mold Flash）到晶片邊角，當膠液覆蓋到晶片的接合墊（Bonding Pad）時，將會造成良率上之損失。如果矽晶片與鑄模的交接過渡區（Transition Zone）不平順，以及矽晶片與鑄模的熱膨脹係數不同，會對重新佈線（Redistribution Layer; RDL）結構產生應力引發之可靠度問題（Stress Induced Reliability Issue）。  

圖6. 傳統Fan-Out WLP在含有晶片及鑄模的表面進行佈線。

針對以上傳統Fan-Out WLP所面臨之挑戰點，B. Rogers等人[1]提出一種新型的完全鑄模（Fully Molding）Fan-Out WLP技術，可以解決以上所述之問題，如圖7所示為Fully Molding Fan-Out WLP構裝結構與橫截面照片。Fully Molding Fan-Out WLP製造包含四大製程（如圖8），各製程簡單描述如下：

1. 銅柱製造（Copper Pillar）：先將銅柱（Copper Pillar）製造於原來半導體晶圓的I/O點上。
   
2. 面板製造（Penalization）：進行鑄模（Molding）之鑲板製程（Penalization Process）。鑲板製程會將晶片正面及側邊使用鑄模灌膠作完全覆蓋，鑲板正面進行研磨（Front Grind）以露出銅柱，只讓銅柱由晶圓正面穿越鑄模作電流傳輸路徑。
   
3. 散出製程（Fan-Out Process）：製作導線重新分佈層（RDL）及凸塊（Bump），將銅柱與凸塊陣列（Bump Array）作連接。
   
4. 完成構裝（Package Finishing）：鑲板背面研磨（Back Grind），最後用環氧樹酯（Epoxy）將晶圓背面封住，進而完成Fan-Out WLP構裝結構。

圖7. 完全鑄模Fan-Out WLP構裝結構與橫截面照片（來源：Deca Technology）。

圖8. 完全鑄模（Fully Molding）Fan-Out WLP技術製造流程。

此完全鑄模結構的優點：
（1）可消除晶片表面邊緣與鑄模的不連續性； （2）由於鑄模將晶片與印刷電路板（PCB）分開，所以可增加構裝板級的可靠度（Board Level Reliability），以形成堅固的構裝結構。完全鑄模Fan-Out WLP構裝在作鑲板製程時，他會利用電路圖案最佳化技術，來消除晶片因貼合、鑄模及加熱等製程所引起的晶片位移（Die Shift）。經電路圖案最佳化之動態佈線調整，可將每個鑲板上之晶片構裝位置，做客製化設計。如此可加速晶片取放速度、增加電性設計的準確性，提高良率及降低製造成本。使用完全鑄模Fan-Out WLP與圖案最佳化工具，可解決傳統Fan-Out WLP之缺點，促使Fan-Out 技術能廣泛運用於微電子構裝。圖9為弘塑科技（Grand Plastic Technology Corporation; GPTC）所設計製作之自動化量產型設備，專注於光阻去除（PR Stripper）、UBM蝕刻（Under Bump Metallurgy Etching）與晶圓清洗（Cleaning）等濕式製程，未來持續瞄準Fan-out WLP及3D IC構裝技術之應用，以滿足各種新製程需求。  

圖9. 弘塑科技（GPTC）所設計製作之12" Wafer量產型VAN-300與UFO-300設備。  

結論

由於前段IC製造技術的快速進展，以及行動電子產品對於可攜式及多功能之需求，微電子構裝持續朝小尺寸、高性能、及降低成本發展。使得傳統Fan-In WLP構裝面對極大的技術瓶頸，所幸業界後續發展出Fan-Out WLP構裝技術。本文已針將目前Fan-Out WLP製造流程與挑戰點，進行簡要介紹，並探討新型完全鑄模（Fully Molding）Fan-Out WLP技術，以期能掌握先進Fan-Out WLP之技術發展狀態。

原文請參閱《半導體科技雜誌 SST-AP Taiwan》

【本文僅反映專家作者意見，不代表本報立場。】

Facebook 在北美智權報粉絲團上追踪我們