北美智權報於異質整合系列-1：藍圖及應用概觀 一文中，已詳細介紹過異質整合技術的興起及願景，文中曾指出異質整合可以說是半導體未來的關鍵技術方向，雖然現在許多大廠 (如AMD、Intel、Samsung、華為)的處理器已應用了異質整合的系統級封裝技術，但還是有許多領域待摸索及發展的。本文藉由《 【35th MIC FORUM Fall】 賦能 》研討會，進一步探討異質整合封裝技術的發展現況及未來趨勢。

圖片來源 : shutterstock、達志影像

資策會產業情報研究所資深產業分析師鄭凱安於《 【35th MIC FORUM Fall】 賦能 》研討會中，發表了以「異質整合封裝技術與應用發展趨勢」為題的研究報告，首先從宏觀角度檢視整體封裝市場的數據。鄭凱安指出，於2021年，前十大OSAT[1]業者營收約占全球封測營收8成，其中台廠占6家，包括日月光、力成、京元電子、南茂、頎邦及矽格；陸廠有3家、美國廠商1家（圖1）。其中年成長率最高之業者為中國大陸的通富微電，其與AMD有長期策略合作夥伴關係，AMD約8成封測業務由其負責。

圖1. 2021年全球OSAT營收前十大業者排名

備註：日月光營收排除EMS，只計入封裝與測試部分
資料來源：各公司，MIC整理，2022年10月

大廠紛紛投入

在晶片堆疊密度增長及多晶片整合的需求下，大廠紛紛投入先進封裝技術的發展。其中又以運算晶片製程大廠Intel、TSMC及Samsung的投入最為理所當然。這些大廠將其先進製程技術所產出的晶片配合自家的先進封裝，來完成客戶的產品；而封測大廠日月光則是從本身的封裝技術出發，慢慢發展出2.5D及3D之先進封裝技術 (圖2)。

圖2. 半導體業者積極布局先進封裝技術

備註：EMIB = Embedded Multi-die Interconnect Bridge；FOCoS = Fan-Out Chip-on-Substrate；
CoWoS = Chip-on-Wafer-on-Substrate；InFO = Integrated Fan-Out；SoW = System-on-Wafer；
SoIC = System-on-Integrated-Chips
資料來源：MIC，2022年10月

鄭凱安指出從圖2可見，整體來看，TSMC目前是站在比較領先的地位，從2.5D到3D封裝都有相當完整的技術。另一方面，Intel的Foveros及EMIB也逐漸形成了一個平台。

由於先進封裝要求的技術很高，因此很多大廠也相應的在這方面投入很高的資本支出。從圖3可見，2022年的資本支出已達到10 ~ 40億的等級。目前各大廠都有本身的技術平台，而最近產出的新產品也不少。

	圖3. 半導體大廠2022年先進封裝資本支出	（億美元）
資料來源：MIC，2022年10月

而其中一個於2022年最重要的動態是Intel於2022年3月邀請了台積電、Samsung、AMD、Microsoft、Google、日月光等大廠共同組成及推動UCIe小晶片聯盟，有助於小晶片（Chiplet）資料傳輸架構的標準化；未來在UCIe小晶片聯盟的推動下，會越來越趨向標準化，從而降低小晶片先進封裝設計的成本。

此外，透過制定統一的小晶片／晶粒（Die）間傳輸規範，以落實晶粒「隨插即用（Plug and Play）」的目的，使來自不同廠商、代工廠的晶粒能在單一封裝內順利整合，一定程度上滿足了高階運算晶片持續提升運算單元密度以及整合多元功能的需求，成為開發高階運算晶片的關鍵。

UCIe自成立以來，已有數十家包含IC設計、封測、材料設備、電子設計自動化系統等不同類型的業者紛紛加入，顯示小晶片先進封裝的跨領域特性。從圖4可見，圖右的貢獻會員除了IDM、IC封測及IC設計廠商外，還有EDA、ODM、記憶體、EMS及终端產品廠商， 顯示UCIe聯盟的影響力越來越廣。。

圖4. 2022年成立之小晶片聯盟UCIe各領域之主要成員

小晶片聯盟先導的推動成員在標準主導上占了一定的優勢，像Intel便推出了自己的開放式小晶片平台，如圖6左邊部分所示，可以用Intel自家的CPU去整合客戶的小晶片，輔以Intel本身的2.5D、3D技術去完成完整的封裝；而這就是Intel推動其IDM 2.0一個很重要的助力，提供了一個平台可讓Intel進行代工及封測服務。

不過，聯盟成員也不會獨厚Intel，目前已提供了成員數個小晶片封裝可用的架構，包括圖6右邊的標準2D封裝架構及2.5D封裝架構 (可參考Intel的EMIB、TSMC的CoWoS及日月光的FOCoS)。鄭凱安預期未來也會推出3D的封裝架構。

圖6. 小晶片開放式封裝平台
資料來源：UCIe、各公司，MIC整理，2022年10月

大廠技術

經過長時間的研發，先導大廠的異質整合先進封整產品均已開始提供服務，像TSMC台積電從CoWoS、InFO，到SoIC，已經累積豐富的先進封裝經驗，形成3D Fabric平台；台積電透過3D Fabric平台，整合2.5／3D先進封裝技術，為頂級客戶客製最佳化產品，透過綁定先進製程，提供先進製程代工到先進封裝的一條龍服務，主要產品類別為HPC高效能運算與高階智慧型手機晶片。

就Intel的部分，前面已經提過，發展先進封裝技術為Intel IDM 2.0策略中關鍵的一環。近期Intel陸續推出2.5D封裝的嵌入式多晶片互連橋接（Embedded Multi-die Interconnect Bridge, EMIB）技術、3D堆疊的Foveros技術，以及整合2.5D與3D封裝的共嵌入式多晶片互連橋接Co-EMIB技術。Intel的 Foveros 封裝技術利用 3D 堆疊整合不同的邏輯晶片，為IC設計公司提供了很大的靈活性，允許其將不同技術的IP 區塊與各種記憶體和 I/O 元件混合和搭配。Intel的 Foveros可以讓晶片產品分解成更小的小芯片(chiplets) 或細芯片(tiles)，其中 I/O、SRAM 和電源傳輸電路整合在基礎晶片中，而高性能邏輯小晶片則是堆疊在頂部。

至於記憶體大廠Samsung則是提供記憶體堆疊異質整合封裝服務，包括其在2020 International Wafer-Level Packaging Conference （IWLPC）中展示的記憶體堆疊（Memory Stack）異質整合技術，以及其「X-Cube （eXtended-Cube）」3D封裝技術，包含把記憶體與其他晶片整合，以及矽穿孔、微凸塊等關鍵技術。

參考資料：

1. 《 【35th MIC FORUM Fall】 賦能 》研討會，資策會產業情報研究所資深產業分析師鄭凱安簡報，2022年10月。

備註：

Facebook 在北美智權報粉絲團上追踪我們